This achievement is a milestone for TSMC (and Apple), with A17 being the first commercial product using a heterogeneous DHC standard cell library (a high-performance library for the high-performance CPU, and a high-efficiency library for all other digital logic blocks). 终于给P-Core用上HP库了，毕竟频率有点高

官方论文说明图

对于A16的分析总结 采用N4工艺 16层金属互连层，DieSize 114.56mm² 估计晶体管数14B(6.9B逻辑 7.1B Mem)，N4 +10%晶体管下面积只+5%，A16的LP5 DDR Interface比A15的LP4大30%，所以L3 Cache从32M降低为24M～

从分析报告加台积电季度财报来看，apple最终放弃了N3b HVM转为N3e HVM

能分享一下网址吗

好家伙，N3E表现这么差……，今年要上N3E的产品……

这样一算的话n3b密度搞不好和n4p差不多，今年的n3e再降点密度………

A17Pro 大图 网页链接
免费报告内容如图所示

模拟单元有意思的设计迁移 看图
N4→N3e面积0.89x

N3无关紧要么

关于晶体管规模数据差异问题，让我想起了SNB-4C intel报告最初是995M，后面更正为1.16B并解释说 1.16B是工程布图后实际产品的晶体管数量，995M是设计图计划用晶体管数量！